高性能集成电路设计【2025|PDF下载-Epub版本|mobi电子书|kindle百度云盘下载】

高性能集成电路设计PDF格式电子书版下载

注意：本站所有压缩包均有解压码： 点击下载压缩包解压工具

第Ⅰ部分 背景知识2

第1章 引言2

1.1 历史简介2

1.1.1 晶体管2

1.1.2 集成电路5

1.2 多样的摩尔和超越摩尔7

1.3 IC设计目标回顾8

1.4 本书架构10

第2章 缩放技术15

2.1 器件缩放16

2.1.1 MOS器件原理17

2.1.2 恒定电场缩放18

2.1.3 恒定电压缩放22

2.1.4 器件的缩放方案比较24

2.2 小尺寸效应25

2.2.1 阈值电压滚降25

2.2.2 漏感应势垒降低27

2.2.3 速度饱和27

2.2.4 迁移率退化28

2.3 器件优化28

2.3.1 非均匀沟道掺杂29

2.3.2 应变工程29

2.3.3 高K和金属栅结构的组合30

2.3.4 多栅器件30

2.4 互连的缩放32

2.4.1 全局与局部互连32

2.4.2 理想缩放34

2.4.3 更加实际的缩放方案35

2.4.4 不同互连线缩放方案的比较38

2.5 互连的改进38

2.5.1 超低K介质材料39

2.5.2 三维集成40

2.5.3 片上光互连44

2.5.4 碳基片上互连45

2.6 本章小结47

第Ⅱ部分 互连网络54

第3章 互连模型及其提取54

3.1 互连设计标准55

3.1.1 延迟55

3.1.2 带宽56

3.1.3 噪声57

3.1.4 功耗58

3.1.5 物理面积58

3.2 互连电容58

3.2.1 互连电容的组成59

3.2.2 互连线的电容提取60

3.3 互连电阻63

3.3.1 铜电阻率63

3.3.2 互连电阻的提取67

3.4 互连电感69

3.4.1 电感的定义69

3.4.2 电感的频率的相关72

3.4.3 片上电感何时重要73

3.4.4 互连电感提取过程74

3.5 本章总结77

第4章 信号传输分析80

4.1 集总模型和分布式模型80

4.1.1 集总模型80

4.1.2 分布式传输线模型81

4.1.3 分布式互连线的集总表示84

4.1.4 确定最高频率85

4.1.5 封闭解87

4.2 模型降阶88

4.2.1 RC连线的Elmore延迟90

4.2.2 Wyatt近似91

4.2.3 延迟界限：Penfield-Rubinstein算法91

4.2.4 矩匹配97

4.2.5 渐进波形估计100

4.2.6 计算RLC树的矩103

4.2.7 AWE方法的优点与局限性104

4.2.8 传递函数的直接截断法（DTT）105

4.2.9 RLC线的Elmore延迟106

4.2.10 Krylov空间技术108

4.3 本章总结110

第5章 互连耦合噪声112

5.1 主动和被动的器件噪声113

5.1.1 热噪声113

5.1.2 散粒噪声113

5.1.3 闪烁噪声114

5.2 容性耦合噪声114

5.2.1 耦合电容的缩放特点114

5.2.2 耦合电容与翻转率的关系115

5.2.3 容性耦合噪声的建模116

5.3 感性耦合噪声118

5.4 总线结构的互连线119

5.5 耦合噪声的影响120

5.5.1 功能失效120

5.5.2 毛刺功耗123

5.5.3 延迟不确定性的增加123

5.6 本章总结125

第6章 全局信号127

6.1 互连技术优化127

6.1.1 构建互连树结构127

6.1.2 线宽、线间距及线形128

6.2 电路级信号130

6.2.1 容性负载：锥形中继器设计130

6.2.2 锥形指数因子132

6.2.3 锥形指数因子的改进132

6.2.4 电阻负载：RC线中中继器的插入134

6.2.5 最优的中继器数量和大小134

6.2.6 感性负载：RLC互连线中的中继器插入135

6.2.7 树形互连结构中的中继器插入137

6.2.8 插入中继器以降低耦合噪声138

6.2.9 屏蔽线插入139

6.2.10 调整门的尺寸139

6.2.11 信号重布线及线重新排序140

6.3 全局信号的权衡141

6.4 本章总结143

第Ⅲ部分 电源管理146

第7章 电源的产生146

7.1 稳压器147

7.1.1 稳压效率147

7.1.2 能量效率148

7.2 线性稳压器149

7.2.1 基本特征149

7.2.2 低压差稳压器150

7.2.3 低压差稳压器设计中的权衡151

7.3 开关电容变换器153

7.3.1 基本特征154

7.3.2 能量效率155

7.4 开关DC-DC变换器157

7.4.1 基本特征157

7.4.2 开关降压变换器157

7.4.3 电压纹波159

7.4.4 能量效率161

7.5 稳压器比较164

7.6 片上电源转换165

7.6.1 机会165

7.6.2 挑战166

7.7 本章总结167

第8章 电源分布网络171

8.1 电源和电源噪声171

8.1.1 电源噪声171

8.1.2 电源噪声的影响173

8.1.3 电源噪声的缩放趋势177

8.1.4 电源地分布系统182

8.2 片上电源分布结构184

8.2.1 路由网络184

8.2.2 不规则网格结构网络185

8.2.3 规则的网格结构网络185

8.2.4 电源和地平面186

8.2.5 级联的电源地环187

8.2.6 混合的电源和地网络187

8.3 输出阻抗特性187

8.3.1 目标阻抗188

8.3.2 去耦电容和谐振188

8.3.3 片上去耦电容的分类191

8.3.4 不同电源网格类型的阻抗197

8.4 本章小结198

第9章 计算机辅助设计与分析201

9.1 片上电源网络设计流程201

9.1.1 布局规划前（pre-floorplan）阶段202

9.1.2 布局规划后阶段203

9.1.3 版图后阶段203

9.2 RLC阻抗建模204

9.3 估算去耦电容204

9.3.1 解析技术204

9.3.2 基于仿真的技术205

9.4 表征负载电路205

9.4.1 使用无源器件205

9.4.2 利用分段线性电流源206

9.4.3 输入开关模式的依赖关系207

9.5 片上电源/地噪声分析207

9.5.1 静态分析技术210

9.5.2 动态分析210

9.5.3 层次化分析211

9.5.4 统计分析213

9.6 本章小结214

第10章 电源降噪技术217

10.1 电路级降噪217

10.1.1 拓扑结构和布线宽度的优化217

10.1.2 去耦电容的布局218

10.1.3 利用阻尼因子221

10.1.4 偏差和摆率控制221

10.1.5 反相时钟树222

10.1.6 分散谱时钟的产生223

10.2 系统级降噪224

10.2.1 感知电源噪声的布局224

10.2.2 封装和板级特性225

10.2.3 异步电路设计226

10.3 本章小结226

第11章 功耗228

11.1 瞬态功耗229

11.1.1 动态功耗229

11.1.2 短路功耗232

11.2 静态功耗234

11.2.1 反偏pn结漏电电流235

11.2.2 亚阈值漏电电流236

11.2.3 亚阈值电流建模236

11.2.4 亚阈值斜率237

11.2.5 栅氧隧穿漏电电流238

11.2.6 栅极漏电电流性质240

11.2.7 高介电常数栅极电介质材料241

11.2.8 高介电常数电介质与金属栅242

11.2.9 直流功耗243

11.3 本章小结244

第Ⅳ部分 同步248

第12章 同步理论与选择248

12.1 布尔信号的分类248

12.1.1 等时与非等时信号249

12.1.2 同步与异步信号250

12.2 全同步电路操作250

12.2.1 时序关系251

12.2.2 优点251

12.2.3 局限性252

12.3 自定时电路操作253

12.3.1 时序关系254

12.3.2 优点256

12.3.3 局限性257

12.3.4 全同步对自定时系统257

12.4 GALS电路操作258

12.4.1 GALS系统中的同步器259

12.4.2 优点260

12.4.3 局限性260

12.5 本章小结261

第13章 片上时钟生成264

13.1 环振264

13.1.1 环振的频率稳定性265

13.1.2 多相位时钟生成267

13.2 晶振268

13.2.1 晶体谐振器269

13.2.2 标准晶振270

13.2.3 皮尔斯振荡器271

13.3 锁相环（PLL）272

13.3.1 数字系统中的PLL273

13.3.2 系统层面的特性276

13.3.3 鉴相器279

13.3.4 鉴频鉴相器（PFD）280

13.3.5 电荷泵282

13.3.6 环路滤波器285

13.3.7 压控振荡器287

13.3.8 频率响应和PLL环路动力学291

13.4 延迟锁相环295

13.4.1 工作原理295

13.4.2 优点296

13.4.3 频率响应297

13.4.4 局限性298

13.5 本章总结298

第14章 同步系统的特性304

14.1 数据路径延迟部件304

14.1.1 最小时钟周期305

14.1.2 竞争状态305

14.2 寄存器的建立-保持时间305

14.3 建立-保持时间的表征306

14.3.1 独立型建立-保持时间表征307

14.3.2 依赖型建立-保持时间表征308

14.4 局部数据路径示例311

14.5 时钟偏差312

14.5.1 时钟偏差定义312

14.6 时序约束313

14.6.1 长数据路径的时序约束314

14.6.2 短数据路径的时序约束314

14.7 增强同步性能316

14.7.1 局部负时钟偏差示例316

14.8 本章总结317

第15章 片上时钟分布320

15.1 时钟分布设计320

15.1.1 缓冲树形时钟分布321

15.1.2 对称H树形时钟分布网络322

15.1.3 控制时钟偏差的补偿技术324

15.1.4 低功耗时钟分布网络设计326

15.2 自动布局与综合327

15.2.1 时钟分布的自动版图生成327

15.2.2 自动时钟分布综合328

15.2.3 重定时328

15.3 分析与建模329

15.3.1 工艺不敏感的时钟分布网络330

15.3.2 时钟偏差的估算模型331

15.4 时钟偏差调度332

15.4.1 片外时钟偏差333

15.4.2 全局和局部时序约束334

15.4.3 示例334

15.5 工业级时钟分布网络示例335

15.5.1 贝尔电话W E32100 32位微处理器335

15.5.2 DEC/ Compaq 64位Alpha微处理器336

15.5.3 8位×8位流水乘法器338

15.5.4 Intel IA-6 4微处理器340

15.6 本章小结341

第Ⅴ部分 衬底感知设计346

第16章 混合信号系统中的衬底噪声346

16.1 开关噪声耦合机制347

16.1.1 互连耦合347

16.1.2 衬底耦合348

16.1.3 衬底噪声注入机制349

16.2 计算机辅助设计与分析351

16.2.1 衬底参数提取技术351

16.2.2 精简衬底模型354

16.2.3 高层次的衬底噪声分析355

16.3 衬底噪声的影响358

16.3.1 低噪声放大器359

16.3.2 锁相环359

16.3.3 ∑-Δ数据转换器360

16.4 本章小结361

第17章 降低衬底噪声的技术363

17.1 电路级降噪363

17.1.1 偏压技术363

17.1.2 差分信号366

17.2 物理层降噪367

17.2.1 物理隔离367

17.2.2 保护环368

17.3 工艺级的降噪技术370

17.3.1 深N阱隔离370

17.3.2 绝缘衬底上的硅工艺371

17.4 本章小结372

总结和结语374

参考文献376